

УДК 621.391

РЕАЛИЗАЦИЯ ПРЯМОЙ ЦИФРОВОЙ МОДУЛЯЦИИ/ДЕМОДУЛЯЦИИ BPSK-СИГНАЛОВ

В. Унгурян, к. т. н. Г. Сорокин, к. т. н. Г. Бодян, С. Грицков

Технический университет Молдовы
Молдова, г. Кишинев
ungurean.vadim@gmail.com

Рассмотрены принципы работы цифрового модулятора/демодулятора BPSK-сигналов с использованием DDS (Direct Digital Synthesizer) генератора и микросхемы на основе CPLD/FPGA структур. Рассмотрены особенности формирования фазоманипулированного сигнала с использованием DDS генератора. Представлены результаты реализации такого модулятора/демодулятора, полученные при проектировании канала связи «Земля — спутник».

Ключевые слова: BPSK-сигнал, компаратор, DDS.

Одним из наиболее эффективных видов модуляции, является фазовая модуляция (ФМ или Phase-shift keying (PSK)), так как она обеспечивает более высокую помехоустойчивость и позволяет эффективнее использовать мощность передатчика. Сигналы с фазовой модуляцией дают двукратный выигрыш по мощности по сравнению с частотной модуляцией и четырехкратный выигрыш по мощности по сравнению с амплитудной, что и определяет их использование во многих системах радиопередачи. При реализации данных систем повышают число фаз модулируемого сигнала, что позволяет уменьшить ширину канала связи при той же пропускной способности канала, что приводит к значительному усложнению системы демодуляции.

В системах с большой полосой канала связи можно применить BPSK (Binary phase-shift keying) модуляцию. В [1] рассмотрен метод демодуляции BPSK-сигналов с использованием ADC (Analog to Digital Converter) и CPLD (Complex Programmable Logic Devices). Данный метод позволяет значительно сократить аппаратную сложность демодулятора, но требует быстродействующего 32-рядного регистра и ADC.

В данной работе рассмотрен метод демодуляции BPSK-сигналов с применением компаратора и микросхемы на основе структур CPLD/FPGA (Field Programmable Gate Array), что снижает аппаратную сложность устройства. Реализация цифровой модуляции BPSK-сигналов на основе CPLD/FPGA позволяет выполнить проект в виде функционально-независимого модуля, что повышает уровень его интеграции.

Реализация BPSK-модулятора на 2,4 МГц

При фазовой бинарной модуляции (BPSK) значениям «0» и «1» информационной последовательности соответствуют определенные фазы несущего колебания, а амплитуды и частоты несущего колебания неизменны:

$$\begin{aligned} S_1(t) &= A \cos \omega_1 t, & \text{если } U_{\text{mod}} &= 1; \\ S_2(t) &= A \cos(\omega_1 t + \pi) = -A \cos \omega_1 t, & \text{если } U_{\text{mod}} &= 0; \quad 0 \leq t \leq T. \end{aligned} \quad (1)$$

Временная и векторная диаграммы сигнала с бинарной и фазовой модуляцией показаны на рис. 1.




Рис 1. Временная (а) и векторная (б) диаграммы BPSK-сигнала

Цифровой BPSK-модулятор можно реализовать на основе DDS генератора, который обеспечивает легкое и удобное управление частотой и фазой сигнала. Помимо генератора сигнала со сменяемой фазой необходим элемент управления генератором, а также детектор нуля, позволяющий определить момент переключения фазы. Управление генератором может выполняться на основе микросхемы CPLD, в таком случае блок-схема BPSK-модулятора имеет вид, представленный на рис. 2.




Рис. 2. Блок-схема цифрового BPSK-модулятора




Рис. 3. Алгоритм работы цифрового BPSK-модулятора

Алгоритм BPSK-модуляции (рис. 3) выполняется следующим образом: при запуске программы выполняется установка всех модулей в исходное состояние (блок 1). Далее выполняется чтение байта данных (блок 2) и ожидается отрицательный фронт на линии Clk (блок 3). Когда выполняется переход из “1” в “0”, читается бит данных. Если бит данных равен нулю (блок 4), то выполняется смена фазы выходного сигнала (блок 5). После этого сбрасываются показания счетчика задержки T1 (блок 6) и ожидается окончание задержки (блок 7). Задержка введена по причине того, что переключение фазы в AD9835 происходит с задержкой, равной примерно 200 мкс (частота несущей 2,4МГц \approx 400 мкс). Далее сдвигаются данные на одну позицию (блок 8). Если все биты переданы (блок 9), то на этом передача одного байта завершается, иначе модуляция битов повторяется.

В результате реализации цифрового BPSK-модулятора были получены результаты, продемонстрированные на рис. 4.




Рис. 4. Модулированный сигнал (передача “10101”)

Применение относительной BPSK-модуляция обусловлено необходимостью обеспечить стабильность опорной фазы на время передачи одной посылки, что гораздо проще выполнить схемотехнически. Модулятор реализован на DDS генераторе AD9835, фирмы Analog Devices. Получен фазомодулированный сигнал частотой 2,4 МГц. Данная частота ограничена быстроедействием DDS генератора.

Модулятор разработан на основе CPLD EPM240T100C5, на его реализацию затрачено 26 из 240 логических ячеек (11%).

Реализация BPSK-демодулятора на 2,4 МГц

Для возможности приема модулированного изображения (например, на компьютер) необходимо выполнить обратную модуляции операцию – демодуляцию. Реализовать цифровой демодулятор BPSK-сигналов можно на основе блок-схемы, приведенной на рис. 5.



Рис. 5. Блок - схема цифрового BPSK-демодулятора




Рис. 6. Алгоритм работы цифрового демодулятора BPSK-сигналов

Алгоритм реализации цифрового демодулятора BPSK-сигналов (для случая, когда частота модулирующего сигнала в 3 раза ниже несущей) представлен на рис. 6.

Цифровой BPSK-демодулятор функционирует следующим образом: при запуске программы выполняется установка всех модулей в исходное состояние (блок 1). Далее ожидается отрицательный фронт на линии Clk (блок 2). Если произошел переход на линии Clk из “1” в “0”, сбрасываются показания счетчика задержки (блок 3) и ожидается окончание задержки (блок 4). После задержки значение из D0 сдвигается в D1 (блок 5), а в D0 записывается считанное значение с линии входа данных (блок 6). Далее ожидается переключение на линии Clk (блок 7) и вычисляется значение принятого бита данных (блоки 9, 10). В счетчике количество принятых битов увеличивается на единицу (блок 11). Если был принят весь байт данных (блок 12), на этом прием завершается.

Для передачи демодулированных данных на компьютер используется вспомогательный микроконтроллер, который выполняет считывание байта данных от демодулятора и передает его по интерфейсу RS232/USB на компьютер.

Демодулятор разработан на основе FPGA EP4CE22F17C6, на его реализацию затрачено 84 из 22320 логических ячеек (менее 1%).




Рис. 7. Пример демодулированного BPSK-сигнала (а); плата демодулятора — вид сверху (б) и вид снизу (в)




Рис. 8. Макет системы фотографирования наноспутника «SATUM»

Рассмотренный метод модуляции/демодуляции BPSK-сигналов реализован в макете студенческого молдавского наноспутника «SATUM», изображенного на рис. 8.

Реализованный BPSK-модулятор занял 11% логических ячеек CPLD EPM240T100C5, а BPSK-демодулятор — менее 1% логических ячеек FPGA, что позволяет встраивать данные устройства в системы приема-передачи, реализованные на CPLD/FPGA структурах.

Данный метод построения BPSK модулятора/демодулятора применен при разработке приемопередающей части молдавского студенческого наноспутника «SATUM». Для передачи изображения в режиме реального времени, согласно техническому заданию, необходимо обеспечить скорость передачи данных 100 Мбит/с. В связи с этим, следующим этапом разработки является применение более быстродействующего DDS генератора, позволяющего получить фазомодулированный сигнал частотой около 100 МГц.

ИСПОЛЬЗОВАННЫЕ ИСТОЧНИКИ

1. Бодян Г., Сорокин Г. Прямая цифровая демодуляция BPSK-сигналов // IV-я Международная конференция "Телекоммуникации, электроника и информатика".— Молдова, г. Кишинев.— 2012.
2. Стешенко В. Б. Цифровые разомкнутые схемы демодуляторов сигналов с частотной и фазовой манипуляцией // Цифровая обработка сигналов.— 2003.— № 2, С. 37—40.

V. Ungurean, Gh. Sorokin, Gh. Bodean, S. Gritcov
Digital BPSK signals modulation/demodulation.

This article discusses the implementation of the digital modulation/demodulation of BPSK- signals using the CPLD/FPGA and DDS generator. The features of the phase-shift keyed signal formation using the DDS generator are considered. The results of such modulator/demodulator, obtained when designing the “Earth — satellite” communication channel, are represented.

Keywords: *BPSK-signal, comparator, DDS.*