

УДК 004.9+004.052

## СОВЕРШЕНСТВОВАНИЕ FPGA-ПРОЕКТОВ ЗА СЧЕТ ИХ ЕСТЕСТВЕННЫХ РЕСУРСОВ

К. т. н. Ю. В. Дрозд, д. т. н. А. В. Дрозд, Н. А. Кузнецов

Одесский национальный политехнический университет

Украина, г. Одесса

drozd@ukr.net, koliaodessa@mail.ru

*Рассматриваются особенности построения цифровых компонентов компьютерных систем на ПЛИС FPGA с LUT-ориентированной архитектурой. К ним относится многоуровневое использование метода заготовки результатов, активирующего естественные ресурсы FPGA-проектов, которые позволяют дополнительно маскировать неисправности и повышать достоверность результатов, что особенно важно для автономных систем.*

*Ключевые слова: FPGA-проект, метод заготовки результатов, естественные ресурсы, маскирование неисправностей, достоверность результатов*

В проектировании цифровых компонентов современных компьютерных систем важное место занимает использование ПЛИС на FPGA (Field Programmable Gate Arrays) с LUT-ориентированной архитектурой [1]. В ее основе лежит применение метода заготовки результатов, отражающего особенности мирового развития информационных и компьютерных технологий. К таким особенностям следует отнести параллелизм и приближенность, наследуемые компьютерной техникой на всех уровнях ее совершенствования. Возрастающий параллелизм и приближенность решений можно проследить на примере развития персональных компьютеров. Они прошли путь от последовательно-параллельных вычислений к параллельным и от аппаратной обработки приближенных данных на сопроцессорах необязательной поставки к использованию множеств внутренних конвейеров с плавающей точкой в составе центрального и графического процессоров [2, 3].

Метод заготовки результатов позволяет начать решать задачу до прихода всех исходных данных, одновременно (параллельно) с их формированием, что допускает приближенный путь решения получением сначала множества возможных результатов. С приходом всех данных выбирается соответствующий им один результат [4].

Проектирование цифровых компонентов компьютерных систем на FPGA является примером двухуровневого применения метода заготовки результатов: микросхема FPGA является заготовкой под множество проектов, а после программирования на выполнение конкретного проекта содержит в таблицах LUT (запоминающих устройствах) заготовки результатов для различных входных данных. Кроме того, наиболее простая и быстродействующая (по половине разрядов адреса) реализация запоминающего устройства, выполняемая по архитектуре 2,5 D, также является применением метода заготовки результатов [5].

За счет вписывания в реалии мирового развития FPGA-проекты получают особенности, позволяющие обеспечивать на высоком уровне ряд характеристик: производительность вычислений и достоверность их результатов, универсальность, оперативность проектирования, технологичность производства, гибкость решений, и самое важное достоинство — это сочетание достигаемых уровней, свидетельствующее об их взаимной непротиворечивости [6].

Указанные достоинства объясняют широкий круг задач, решаемых с использованием FPGA-проектов. Важное место занимают информационные управляющие компьютерные системы критического применения, которые обеспечивают безопасность объектов повышенного риска в энергетике, на транспорте, в космической, оборонной и других областях. К таким объектам относятся атомные и гидроэлектростанции, летательные аппараты и другой высокоскоростной транспорт, различные виды вооружения и т. д. [7].

Особо следует выделить автономные компьютерные системы, возможности которых полностью определяются на стадии проектирования, например, бортовая аппаратура космических аппаратов для дальних полетов, кардиостимуляторы, вживляемые в тело человека.

Особенности FPGA-проектов составляют их естественные ресурсы, которые реализованы в перечисленные достоинства. Вместе с тем, такая реализация не носила системного характера, и, как следствие, является частичной. Поэтому целесообразно дальнейшее выявление и использование естественных ресурсов.

Ставится задача по учету естественных ресурсов для повышения достоверности результатов вычислений за счет дополнительного маскирования неисправностей FPGA.

К важным особенностям проектирования на FPGA следует отнести оперативность получения решений и их гибкость, что позволяет улучшать качество проектов по методу вариантов. Этот метод предусматривает тиражирование готового решения с допустимыми от него отклонениями по каким-либо параметрам и последующий выбор лучшего из полученного множества решений, выполняемый по основному критерию [8].

Использование метода вариантов полностью оправдано в рамках принципа ALARA (As Low As Reasonability Applicable / Practicable), когда нет альтернативы улучшения основных характеристик решения, направленного на максимально возможное снижение риска за счет реально имеющихся ограниченных ресурсов [9].

Выбор решения может выполняться с использованием аналитических оценок или моделированием. Для FPGA-проектов всегда допустимым является перепрограммирование при сохранении аппаратной структуры решения.

Основой для такого тиражирования проектов могут служить два варианта программирования упорядоченной пары LUT, соединенных между собой так, что выход первого из них подключен непосредственно или через триггер (или другие элементы, реализующие самодвойственную функцию) к адресному входу второго LUT.

Два варианта программирования различаются прямым или инверсным значением бита, передаваемого от первого LUT из пары к второму LUT. Инвертирование бита при сохранении внешнего окружения пары LUT достигается при инвертировании всех битов памяти первого LUT и перемене мест части значений битов памяти во втором LUT, что выполняется для компенсации инверсного значения на входе его адреса.

При наличии в проекте  $n$  пар соединенных LUT один проект тиражируется в  $2^n$  решений, сохраняющих единую структуру и отличающихся программным кодом. Например, 10 пар соединенных LUT обеспечивает получение 1024 вариантов проекта.

Для выбора лучшего решения, например, по критерию повышения достоверности вычисляемых результатов за счет лучшего маскирования характерных неисправностей достаточно выполнить анализ по каждой паре связанных LUT независимо от других пар. Анализ и выбор решений может быть выполнен с учетом аппаратной структуры и вида неисправности.

Для маскирования неисправности зарастания памяти LUT единицами наилучшим решением является программирование проекта с наибольшим количеством единиц в памяти LUT, что снижает вероятность появления неисправности вместе с уменьшением количества нулей. Это всегда можно обеспечить в первых LUT соединенных пар. Для этого достаточно сохранить содержимое его памяти, если количество нулей не превышает количества единиц, и проинвертировать в противном случае. Можно ожидать существенного улучшения проекта с учетом следующих двух замечаний. Во-первых, объем приближенных вычислений и задействованных в них проектов растет. Во-вторых, в самой записи приближенного числа с плавающей точкой присутствует операция умножения, которая наследуется во все операции над мантиссами, продуцируя в промежуточных и конечных результатах вычислений больше нулей, чем единиц.

Другой тип неисправности — замыкания между соседними разрядами адреса LUT — проявляется в виде ошибки в случаях программирования этих разрядов на формирование различных значений. При инверсии разряда адреса случаи проявления и не проявления ошибки меняются местами, что позволяет перераспределять возможности проявления замыканий.

Более точный выбор лучшего решения может быть выполнен с привлечением дополнительных естественных ресурсов, например учета характера используемых рабочих последовательностей. На них может быть рассчитана вероятность появления каждого значения адреса на входах каждого LUT,

Это позволяет сместить проявление характерных неисправностей в сторону наименее вероятных значений адресов LUT и таким образом снизить вероятность проявления неисправностей, повышая достоверность вычисляемых результатов.

Для систем критического применения, которые проектируются для работы в двух режимах: штатном и аварийном, — такое смещение позволяет перераспределить проявление неисправностей между этими режимами, поскольку в них на входах цифровых компонентов используются различные рабочие входные последовательности. Смещение проявления неисправностей из аварийного режима в штатный придает системам критического применения два преимущества: с одной стороны, позволяет противостоять накоплению скрытых неисправностей в штатном режиме и, с другой стороны, повышает достоверность результатов, вычисляемых в аварийном режиме.

Таким образом, выявление и учет естественных ресурсов позволяет улучшать решения, включая FPGA-проекты, что особенно важно при построении информационных управляющих систем критического применения, автономных компьютерных систем, для которых нет альтернативы улучшения решений.

#### ИСПОЛЬЗОВАННЫЕ ИСТОЧНИКИ

1. FPGA-based NPP I&C Systems: Development and Safety Assessment // Ed. by Kharchenko V. S., Sklyar V. V.— Kirovograd: RPC Radiy, 2008.
2. Гук М. Аппаратные средства IBM PC: Энциклопедия.— С.-Петербург: Питер, 2003.
3. <http://www.ixbt.com/video3/cuda-1.shtml>
4. Дрозд О. В., Лобачев М. В., Дрозд Ю. В. Специалізовані архітектури ЕОМ. Навч. посібн. для студ. — Одеса: Наука і техніка, 2004.
5. Угрюмов Е. П. Цифровая схемотехника. Учеб. пособие для вузов. С.-Петербург: БХВ-Петербург, 2004.
6. Дрозд А. В., Харченко В. С., Антошук С. Г. и др. Рабочее диагностирование безопасных информационно-управляющих систем. — Харьков: Нац. аэрокосмический ун-т им. Н. Е. Жуковского «ХАИ», 2012.
7. Безопасность критических инфраструктур: математические инженерные методы анализа и обеспечения / Под ред. Харченко В. С. — Харьков: Нац. аэрокосмический университет им. Н. Е. Жуковского «ХАИ», 2011.
8. Кузнецов Н. А., Якимов П. А., Дрозд Ю. В. Метод повышения достоверности результатов, вычисляемых на FPGA // Тр. XIII МНПК «Современные информационные и электронные технологии». — Одесса. — 2012. — С. 94.
9. Medoff M. D., Faller L. I. Functional Safety — An IEC 61508 SIL 3 Compatible Development Process. — Sellersville, PA, USA: Exida.com L.L.C., 2010.

---

J. V. Drozd, A. V. Drozd, N. A. Kuznetsov

#### **Improvement of the FPGA-projects due to their natural resources.**

Design features of the digital components of computer systems based on programmable integrated logic circuits FPGA with LUT-guided architecture are considered. These include the multilevel use of a method of the results preparation, making active natural resources of FPGA-projects, which additionally allow to mask faults and to raise results reliability, which is especially important for independent systems.

Keywords: *reliability of results, FPGA-project, results preparation method, natural resources, faults masking, results reliability.*